5 nm 공정
"오늘의AI위키"의 AI를 통해 더욱 풍부하고 폭넓은 지식 경험을 누리세요.
1. 개요
5 nm 공정은 2010년대 후반에 개발된 반도체 제조 기술로, 트랜지스터의 크기를 5 나노미터 수준으로 줄여 칩의 성능 향상과 전력 소비 감소를 목표로 한다. 이 기술은 극자외선 리소그래피(EUVL)를 활용하여 더 미세한 회로 패턴을 구현하며, 삼성전자, TSMC, 인텔 등 주요 반도체 제조사들이 상용화 경쟁을 벌였다. 5 nm 공정은 핀펫(FinFET)과 게이트 올어라운드 FET(GAAFET) 등의 트랜지스터 구조를 사용하며, 3 nm 공정으로의 발전을 위한 기반이 되었다.
더 읽어볼만한 페이지
- ASIC - 그래픽 처리 장치
그래픽 처리 장치(GPU)는 컴퓨터 그래픽 렌더링 및 표시를 가속화하는 전용 프로세서로, 아케이드 게임기에서 시작하여 개인용 컴퓨터의 초기 그래픽 디스플레이 프로세서, 하드웨어 가속 3D 그래픽을 거쳐 인공지능 및 딥러닝 분야에서도 활용되며 다양한 형태로 컴퓨터, 게임 콘솔, 모바일 기기 등 광범위한 분야에서 사용된다. - ASIC - 하드웨어 가속
하드웨어 가속은 성능 향상을 위해 특정 연산을 전용 하드웨어로 처리하는 기술이며, 병렬 처리를 통해 연산 속도를 높이지만 유연성이 감소하고 비용이 증가하는 특징을 갖는다. - 국제 반도체 기술 로드맵 리소그래피 노드 - 22 nm 공정
22nm 공정은 2000년대 후반부터 개발된 반도체 제조 기술로, 주요 반도체 기업들이 관련 기술을 개발하고 제품을 출시했으며, 하이-K 유전체, 금속 게이트, 다중 패터닝 등의 기술 혁신을 통해 한국 반도체 산업의 경쟁력 강화에 기여했다. - 국제 반도체 기술 로드맵 리소그래피 노드 - 65 nm 공정
65 nm 공정은 반도체 제조 기술로 트랜지스터의 게이트 길이를 65 나노미터 수준으로 미세화한 기술이며, 광학 리소그래피와 이미징 기술을 사용해 회로를 형성하고, 고성능 또는 저전력에 초점을 맞춘 다양한 공정 버전으로 여러 프로세서 생산에 적용되었다. - 일본의 발명품 - 컵라면
컵라면은 1971년 닛신식품의 안도 모모후쿠가 개발한 컵누들을 시초로 뜨거운 물만 부어 간편하게 먹을 수 있는 인스턴트 라면으로, 편리성, 아사마 산장 사건을 통한 대중화, 한국 시장 경쟁 심화에 따른 변화, 용기 소재 변화, 야외 소비 문화 확산 등을 거치며 세계적인 인기를 얻고 있다. - 일본의 발명품 - 이모지
이모지는 1999년 NTT 도코모에서 처음 도입된 그림 문자로, 유니코드 표준 제정 후 전 세계적으로 확산되어 다양한 언어적 기능을 수행하며 대중문화에 영향을 미치지만, 플랫폼별 표현 방식 차이와 의미 해석 논란도 존재한다.
5 nm 공정 | |
---|---|
공정 기술 세대 | |
명칭 | 5 나노미터 공정 |
개요 | |
개발 시기 | 2020년 |
주요 특징 | 고성능 컴퓨팅 모바일 장치 데이터 인프라 |
적용 분야 | CPU GPU |
기술적 특징 | |
트랜지스터 밀도 증가 | 이전 세대 대비 향상 |
전력 효율 개선 | 이전 세대 대비 향상 |
수율 | 7nm 공정보다 우수 (TSMC) |
명칭의 의미 | 단순한 숫자일 뿐이며, 실제 물리적 크기와 반드시 일치하지 않음 |
실제 크기 | 실제 게이트 길이는 5nm가 아님 |
주요 파운드리 | |
제조사 | TSMC 삼성전자 |
제품 | |
Marvell | 데이터 인프라 포트폴리오 |
미래 전망 | |
차세대 공정 | 2 nm 공정 개발 중 |
참고 | |
주의 사항 | 나노미터라는 명칭은 더 이상 반도체 발전을 측정하는 데 적합하지 않음 |
2. 역사
삼성전자는 2018년 4분기부터 5 nm 공정(5LPE) 도구를 고객에게 제공하기 시작했다.[127] 2019년 4월, TSMC는 5 nm 공정(CLN5FF, N5)이 위험 생산을 시작했으며, 잠재 고객에게 전체 칩 설계 사양을 제공한다고 발표했다. N5 공정은 N6 및 N7++에서 최대 4개 레이어만 사용할 수 있는 것에 비해, 최대 14개 레이어에서 EUVL을 사용할 수 있다.[128]
삼성은 금속 및 비아 레이어에서 발생하는 확률적(랜덤) 결함을 자동화된 확인 및 수정을 통해 완화하는 공정 기술을 5 nm 공정에 적용하기 시작하였다.
2019년 10월, TSMC는 애플 A14 프로세서의 5 nm 샘플링을 시작한 것으로 알려졌다.[130] 2019년 12월, TSMC는 다이 크기가 17.92mm2인 5 nm 테스트 칩에 대하여 평균 수율 약 80%, 웨이퍼 당 최대 수율 90% 이상을 기록했다고 발표했다.[131] 2020년 중반, TSMC는 N5 (5 nm) 공정이 7 nm N7 공정보다 1.8배의 밀도를 가지며, 15%의 속도 향상과 30%의 전력 소모 감소를 기록했다고 주장했다. 또한 개선된 하위 버전 (N5P 또는 N4)은 N5보다 5% 더 빠른 속도 또는 10% 더 낮은 전력 소모를 제공한다고 주장했다.[132]
2020년 10월 13일, 애플은 A14를 사용하는 새로운 아이폰 12 라인업을 발표했다. 화웨이는 HiSilicon Kirin 9000을 사용하는 메이트 40 라인업을 발표했으며, A14 및 Kirin 9000은 TSMC의 5 nm 노드에서 최초로 상용화된 기기였다. 2020년 11월 10일, 애플은 애플 M1을 사용하는 3개의 새로운 Mac 모델도 공개했다. Semianalysis에 따르면 A14 프로세서의 트랜지스터 밀도는 mm2 당 1억 3,400만 트랜지스터이다.[133]
2021년 10월, TSMC는 5 nm 공정 제품군의 새로운 제품 N4P를 소개했다. N4P는 N5에 비해 11% 더 높은 성능 (N4보다 6% 더 높음), 22% 더 높은 전력 효율, 6% 더 높은 트랜지스터 밀도, 더 적은 마스크 수를 갖는다. TSMC는 2022년 하반기까지 첫 번째 테이프아웃을 예상했다.[134]
2021년 12월, TSMC는 HPC 애플리케이션용으로 설계된 5 nm 제품군의 새 제품 N4X를 발표했다. 이 공정은 최적화된 트랜지스터 설계 및 구조, 대상 금속층 및 고밀도 MiM 커패시터의 저항 및 커패시턴스 감소 등을 특징으로 한다. 이 공정은 1.2V에서 N5에 비해 최대 15% 더 높은 성능(또는 N4P에 비해 최대 4%)을 제공한다. TSMC는 N4X가 2023년 상반기까지 위험 생산에 들어갈 것으로 예상했다.[135][136][137]
2022년 6월, 인텔은 인텔 4 공정(2021년에 명칭 변경 전 7 nm로 알려짐)에 대한 몇 가지 세부 정보를 발표했다. 인텔 4는 인텔이 EUV를 사용하는 첫 번째 공정이며, 인텔 7(명칭 변경 전 10 nm ESF(Enhanced Super Fin)로 알려짐)보다 트랜지스터 밀도가 2배 더 높다. 또한, 인텔 4는 상호 연결의 가장 미세한 5개 레이어에 코발트 클래드 구리를 사용했고, 인텔 7 대비 동일 전력에서 21.5% 더 높은 성능 또는 동일 주파수에서 40% 더 낮은 전력을 제공한다. 인텔 4를 사용한 인텔의 첫 번째 제품은 메테오 레이크 프로세서이며, 2023년에 출시될 예정이다.[138]
2022년 9월 27일, AMD는 TSMC 5 nm 공정 및 젠 4 마이크로아키텍처를 기반으로 하는 Ryzen 7000 시리즈 중앙 처리 장치를 공식 출시했다.[141] AMD는 또한 TSMC 5 nm 공정을 사용하는 RDNA 3 기반 그래픽 처리 장치인 Radeon 7000 시리즈를 출시했다.[142]
2. 1. 배경
7 nm 및 5 nm 트랜지스터의 게이트 산화막을 통한 양자 터널링 효과는 기존 반도체 공정을 사용하여 관리하기가 점점 더 어려워졌다.[118] 2000년대 초반, 7nm 미만의 단일 트랜지스터 장치가 연구원들에 의해 처음 시연되었다. 2002년에는 IBM 연구팀이 6나노미터 SOI(silicon-on-insulator) MOSFET를 제조했고,[119] 2003년에는 NEC의 일본 연구팀이 최초의 5 nm MOSFET을 제조하였다.[120]2015년에는 IMEC와 Cadence가 5 nm 테스트 칩을 제작했다.[121][122] 이 칩은 인터커넥트 레이어의 패터닝을 평가하기 위한 것이었다. 같은 해 인텔은 5 nm 노드를 위한 측면 나노와이어(또는 게이트 올어라운드) FET 개념을 기술하였다.[123]
2017년, IBM은 일반적인 FinFET 설계에서 벗어난 GAAFET(gate-all-around configuration)의 실리콘 나노시트를 사용한 5 nm 실리콘 칩을 만들었다고 밝혔다.[124] IBM의 칩은 50mm2이며 mm2 당 6억 개의 트랜지스터를 갖고 있어, 총 300억 개의 트랜지스터를 가지고 있다.[125][126]
5nm 공정은 한때 일부 전문가들 사이에서 무어의 법칙의 종말이라고 여겨졌다.[64] 7nm 이하의 트랜지스터는 게이트 산화물층에서 터널 효과가 발생하기 때문이다.[65]
2. 2. 기술 개발
2000년대 초부터 5nm 이하 트랜지스터 개발이 활발하게 진행되었다.2003년, NEC의 일본 연구팀은 와카바야시 히토시와 야마가미 시게하루의 주도로 최초의 5nm MOSFET을 제조하였다.[120]
2015년, IMEC와 케이던스는 5nm 테스트 칩을 제작했다.[121][122] 이 칩은 완전한 기능을 갖춘 장치는 아니었지만, 인터커넥트 레이어의 패터닝을 평가하기 위한 것이었다. 같은 해 인텔은 5nm 노드를 위한 측면 나노와이어(또는 게이트 올어라운드) FET 개념을 발표했다.[123]
2017년, IBM은 FinFET 디자인에서 벗어나 GAAFET(gate-all-around configuration)의 실리콘 나노시트를 사용한 5nm 실리콘 칩을 만들었다고 발표했다.[124] IBM의 칩은 50 mm2 면적에 mm2 당 6억 개의 트랜지스터를 집적하여 총 300억 개의 트랜지스터를 구현했다. (트랜지스터 당 1667nm2 또는 41nm 트랜지스터 간격).[125][126]
2. 3. 상용화
삼성전자는 2018년 4분기부터 고객에게 5LPE 공정 도구를 제공하기 시작했다.[127] 한편, TSMC는 2019년 4월에 N5 공정이 위험 생산(Risk Production)을 시작했으며, 전체 칩 설계 사양을 잠재 고객에게 제공한다고 발표했다. N5 공정은 N6 및 N7++ 공정보다 더 많은 레이어(최대 14개)에서 극자외선 리소그래피(EUVL)를 사용할 수 있다.[128]삼성은 5 nm 공정에서 금속 및 비아 레이어에서 발생하는 확률적(랜덤) 결함을 자동화된 확인 및 수정을 통해 완화하기 시작했다.
2019년 10월, TSMC는 애플 A14 프로세서의 5 nm 샘플링을 시작한 것으로 알려졌다.[130] 2019년 12월, TSMC는 17.92 mm2 크기의 5 nm 테스트 칩에서 평균 약 80%, 웨이퍼 당 최대 90% 이상의 수율을 기록했다고 발표했다.[131] 2020년 중반, TSMC는 N5 공정이 7 nm N7 공정보다 1.8배의 밀도를 가지며, 15%의 속도 향상과 30%의 전력 소모 감소를 기록했다고 주장했다. 또한 개선된 하위 버전(N5P 또는 N4)은 N5보다 5% 더 빠른 속도 또는 10% 더 낮은 전력 소모를 보인다고 주장했다.[132]
2020년 10월 13일, 애플은 A14를 탑재한 아이폰 12 라인업을 발표했다. 화웨이는 Kirin 9000을 탑재한 메이트 40 라인업을 발표했으며, A14와 Kirin 9000은 TSMC의 5 nm 노드에서 최초로 상용화된 기기였다. 2020년 11월 10일, 애플은 애플 M1 칩을 탑재한 3개의 새로운 Mac 모델을 공개했다. Semianalysis에 따르면 A14 프로세서의 트랜지스터 밀도는 mm2당 1억 3,400만 개이다.[133]
2021년 10월, TSMC는 5 nm 공정 제품군의 새로운 제품인 N4P를 소개했다. N4P는 N5에 비해 11% 더 높은 성능(N4보다 6% 더 높음), 22% 더 높은 전력 효율, 6% 더 높은 트랜지스터 밀도, 더 적은 마스크 수를 갖는다. TSMC는 2022년 하반기까지 첫 번째 테이프아웃을 예상했다.[134]
2021년 12월, TSMC는 HPC(고성능 컴퓨팅) 애플리케이션용으로 설계된 5 nm 제품군의 새 제품 N4X를 발표했다. 이 공정은 최적화된 트랜지스터 설계 및 구조, 대상 금속층 및 고밀도 MiM 커패시터의 저항 및 커패시턴스 감소 등을 특징으로 한다. 이 공정은 1.2V에서 N5에 비해 최대 15% 더 높은 성능(또는 N4P에 비해 최대 4%)을 제공한다. TSMC는 N4X가 2023년 상반기까지 위험 생산에 들어갈 것으로 예상했다.[135][136][137]
2022년 6월, 인텔은 인텔 4 공정(이전 명칭 7 nm)에 대한 세부 정보를 발표했다. 인텔 4 공정은 인텔이 EUV를 사용하는 첫 번째 공정이며, 인텔 7(이전 명칭 10 nm ESF)보다 트랜지스터 밀도가 2배 더 높다. 또한, 인텔 4는 상호 연결의 가장 미세한 5개 레이어에 코발트 클래드 구리를 사용했고, 인텔 7 대비 동일 전력에서 21.5% 더 높은 성능 또는 동일 주파수에서 40% 더 낮은 전력을 제공한다. 인텔 4를 사용한 인텔의 첫 번째 제품은 메테오 레이크 프로세서이며, 2023년에 출시될 예정이다.[138]
2022년 9월 27일, AMD는 TSMC 5 nm 공정 및 젠 4 마이크로아키텍처를 기반으로 하는 Ryzen 7000 시리즈 중앙 처리 장치를 공식 출시했다.[141] AMD는 또한 TSMC 5 nm 공정을 사용하는 RDNA 3 기반 그래픽 처리 장치인 Radeon 7000 시리즈를 출시했다.[142]
삼성전자(Samsung Electronics) | TSMC | ||||
---|---|---|---|---|---|
공정 이름 | 5LPE | 5LPP | N5 | N5P | N4 |
트랜지스터 밀도 (MTr/mm2) | 126.9[41] | 138.2[42][43] | |||
SRAM 비트 셀 크기 (μm2) | 0.0262[44] | 0.021[44] | |||
트랜지스터 게이트 피치 (nm) | 57 | 51 | |||
상호 연결 피치 (nm) | 36 | 28[45] | |||
출시 상태 | 2020년 생산[18] | 2022년 생산 | 2020년 생산[19] | 2021년 생산 | 2022년 생산 |
2. 4. 극자외선 리소그래피 (EUVL)
극자외선 리소그래피(Extreme Ultraviolet Lithography, EUVL)는 5 nm 공정에서 핵심적인 역할을 하는 기술이다. EUVL 기술 도입으로 패터닝을 더욱 미세화하고 생산성을 향상시킬 수 있게 되었다.2019년 4월, TSMC는 5 nm 공정(CLN5FF, N5)에서 최대 14개 레이어에 EUVL을 사용할 수 있다고 발표했다. 이는 N6 및 N7++ 공정에서 5개 또는 4개 레이어에만 EUVL을 사용할 수 있었던 것에 비해 크게 증가한 것이다.[128] 예상되는 28 nm 최소 금속 피치에 대하여, SALELE(Self-Aligned LELELE)은 제안된 최상의 패터닝 방법이다.[129]
삼성전자는 금속 및 비아 레이어에서 발생하는 확률적(랜덤) 결함을 줄이기 위해 자동화된 확인 및 수정을 통한 공정 결함 완화 기술을 5 nm 공정에 적용하기 시작했다.
2022년 6월, 인텔은 EUV를 사용하는 첫 번째 공정인 인텔 4 공정(이전의 7nm)에 대한 세부 정보를 발표했다. 인텔 4는 인텔 7 (이전의 10nm ESF)보다 트랜지스터 밀도가 2배 더 높으며, 상호 연결의 가장 미세한 5개 레이어에 코발트 클래드 구리를 사용했다.[138]
2. 5. 트랜지스터 구조
2003년, 와카바야시 히토시와 야마가미 시게하루가 이끄는 NEC의 일본 연구팀이 최초의 5 nm MOSFET을 제조하였다.[120]2015년, 인텔은 5 nm 노드를 위한 측면 나노와이어(또는 게이트 올어라운드) FET 개념을 발표하였다.[123]
2017년, IBM은 일반적인 FinFET 설계에서 벗어나, 3개의 적층된 실리콘 나노시트를 사용하는 GAAFET (Gate-All-Around FET) 구조의 5 nm 실리콘 칩을 개발했다고 발표하였다. 이는 FinFET이 여러 개의 물리적 핀(Fin)을 나란히 배치하고 전체를 동일한 게이트로 덮어 전기적으로 단일 유닛으로 동작하는 것과 차이가 있다. IBM 칩은 50mm2 면적에 mm2 당 6억 개의 트랜지스터를 집적하여 총 300억 개의 트랜지스터를 구현하였다. (트랜지스터 당 1,667nm2 또는 41nm 간격).[125][126]
2. 6. 재료
5 nm 트랜지스터는 7 nm 트랜지스터와 함께 게이트 산화막을 통한 양자 터널링 효과 때문에 기존 반도체 공정으로는 관리하기가 점점 어려워졌다.[118]2002년, IBM 연구팀은 6나노미터 실리콘 온 인슐레이터(SOI) MOSFET를 제조했다.[119] 2003년에는 NEC의 일본 연구팀이 최초의 5 nm MOSFET을 제조하였다.[120]
2015년, IMEC와 Cadence는 5 nm 테스트 칩을 제작했다. 이 칩은 인터커넥트 레이어의 패터닝 평가를 위한 것이었다.[121][122] 같은 해 인텔은 5 nm 노드를 위한 측면 나노와이어(또는 게이트 올어라운드) FET 개념을 설명했다.[123]
2017년, IBM은 실리콘 나노시트를 사용한 5 nm 실리콘 칩을 만들었다고 밝혔다. 이 칩은 FinFET 설계에서 벗어나 GAAFET 구조를 사용했다.[124] IBM의 5 nm 칩은 50mm2 면적에 mm2 당 6억 개의 트랜지스터를 집적하여 총 300억 개의 트랜지스터를 가졌다.[125][126]
2. 7. 기타 기술
삼성전자는 금속 및 비아 레이어에서 발생하는 확률적(랜덤) 결함으로 인해, 자동화된 확인 및 수정을 통한 공정 결함 완화 기술을 5 nm 공정에 적용하기 시작하였다.[129]TSMC는 HPC 애플리케이션용으로 설계된 5 nm 제품군의 새 제품 N4X를 2021년 12월에 발표했다. 이 공정은 최적화된 트랜지스터 설계 및 구조, 대상 금속층 및 고밀도 MiM 커패시터의 저항 및 커패시턴스 감소 등을 특징으로 한다. N4X 공정은 1.2V에서 N5에 비해 최대 15% 더 높은 성능(또는 N4P에 비해 최대 4%)을 제공한다.[135][136][137]
3. 5nm 공정 현황 및 전망
삼성전자와 TSMC, 인텔 등 주요 반도체 제조사들은 5nm 공정 기술 개발에 தீவிர적으로 경쟁하고 있다.
TSMC는 2019년 4월 5nm 공정(CLN5FF, N5)의 위험 생산을 시작했으며, 최대 14개 레이어에서 EUVL을 사용한다.[128] 2020년 중반에는 7nm 공정보다 1.8배 높은 밀도, 15% 속도 향상, 30% 전력 감소를 달성했다고 발표했다.[132] 애플의 A14 칩, 하이실리콘 Kirin 9000, M1 칩 등이 TSMC의 5nm 공정으로 제조되었다. 이후에도 N4P, N4X 등 성능을 개선한 공정을 지속적으로 발표했다.
인텔은 2022년 6월 인텔 4 공정(이전 명칭 7nm)의 세부 정보를 공개했다. 인텔 4는 인텔 최초로 EUV를 적용한 공정으로, 인텔 7 대비 2배 높은 트랜지스터 집적도를 제공한다.[138] 메테오르레이크가 인텔 4 공정을 사용한 첫 제품이다.[138]
AMD는 TSMC의 5nm 공정을 활용하여 젠 4 기반 Ryzen 7000 시리즈 CPU와 RDNA 3 기반 Radeon 7000 시리즈 GPU를 출시했다.[141][142]
각 회사의 5nm 공정은 다음과 같이 요약될 수 있다.
삼성전자[36][37][38][39][41] | TSMC[36] | ||||
---|---|---|---|---|---|
공정 이름 | 5LPE | 5LPP | N5 | N5P | 4N |
트랜지스터 밀도 (MTr/mm2) | 126.9[41] | 138.2[42][43] | |||
SRAM 비트 셀 크기 (μm2) | 0.0262[44] | 0.021[44] | |||
트랜지스터 게이트 피치 (nm) | 57 | 51 | |||
상호 연결 피치 (nm) | 36 | 28[45] | |||
출시 상태 | |||||
3. 1. 삼성전자
삼성전자는 2018년 4분기부터 5LPE 공정 도구를 고객에게 제공하기 시작했다.[18] 삼성전자는 5 nm 공정에서 금속 및 비아 레이어의 확률적 결함을 완화하기 위해 자동화된 확인 및 수정 기술을 적용했다.[21]삼성전자의 5nm 공정 제품군은 5LPE, 5LPP 등으로 구성되어 있다. 5LPE 공정은 126.9 MTr/mm2의 트랜지스터 밀도와 0.0262 μm2의 SRAM 비트 셀 크기를 가진다.[41] 5LPP 공정은 2022년에 생산을 시작했다.[39]
5 nm 공정 기술은 대한민국 반도체 산업의 핵심 경쟁력 중 하나로 평가받는다. 더불어민주당은 삼성전자의 5 nm 기술 개발이 한국 경제 성장에 크게 기여했다고 평가하며, 지속적인 투자와 기술 혁신을 통해 글로벌 경쟁력을 강화해야 한다고 강조한다. 반면, 보수 진영에서는 기술 격차, 투자 부족 등을 지적하며 삼성전자의 5 nm 기술 경쟁력에 대한 비판적인 시각을 제시하기도 한다.
3. 2. TSMC
2019년 4월, TSMC는 자사의 5 nm 공정(CLN5FF, N5)이 위험 생산을 시작했으며, 잠재 고객에게 전체 칩 설계 사양을 제공한다고 발표했다. N5 공정은 N6 및 N7++에서 5개 또는 4개 레이어를 사용하는 것에 비해 최대 14개 레이어에서 EUVL을 사용할 수 있다.[128] 예상되는 28 nm 최소 금속 피치의 경우, SALELE이 제안된 최상의 패터닝 방법이다.[129]2019년 10월, TSMC는 애플 A14 프로세서의 5 nm 샘플링을 시작한 것으로 알려졌다.[130] 2019년 12월, TSMC는 다이 크기가 17.92 mm2인 5 nm 테스트 칩에 대하여 평균 수율 약 80%, 웨이퍼 당 최대 수율 90% 이상을 기록했다고 발표했다.[131] 2020년 중반, TSMC는 N5 (5 nm) 공정이 7 nm N7 공정보다 1.8배의 밀도를 가지며, 15%의 속도 향상과 30%의 전력 소모 감소를 기록했다고 주장했다. 또한 개선된 하위 버전 (N5P 또는 N4)는 N5보다 +5% 속도 또는 -10% 전력을 개선한다고 주장했다.[132]
2020년 10월 13일, 애플은 A14를 사용하는 새로운 아이폰 12 라인업을 발표했다. 하이실리콘 Kirin 9000을 사용하는 화웨이 메이트 40 라인업과 함께 A14 및 Kirin 9000은 TSMC의 5 nm 노드에서 최초로 상용화된 기기였다. 2020년 11월 10일, 애플은 Apple M1을 사용하는 3개의 새로운 Mac 모델도 공개했다. Semianalysis에 따르면 A14 프로세서의 트랜지스터 밀도는 mm2 당 1억 3,400만 트랜지스터이다.[133]
2021년 10월, TSMC는 5 nm 공정 제품군의 새로운 제품 N4P를 소개했다. N4P는 N5에 비해 11% 더 높은 성능 (N4보다 6% 더 높음), 22% 더 높은 전력 효율, 6% 더 높은 트랜지스터 밀도, 더 적은 마스크 수를 갖는다. TSMC는 2022년 하반기까지 첫 번째 테이프아웃을 예상했다.[134]
2021년 12월, TSMC는 HPC 애플리케이션용으로 설계된 5 nm 제품군의 새 제품 N4X를 발표했다. 이 공정은 최적화된 트랜지스터 설계 및 구조, 대상 금속층 및 고밀도 MiM 커패시터의 저항 및 커패시턴스 감소 등을 특징으로 한다. 이 공정은 1.2V에서 N5에 비해 최대 15% 더 높은 성능(또는 N4P에 비해 최대 4%)을 제공한다. TSMC는 N4X가 2023년 상반기까지 위험 생산에 들어갈 것으로 예상했다.[135][136][137]
2022년 9월 27일, AMD는 TSMC 5 nm 공정 및 젠 4 마이크로아키텍처를 기반으로 하는 Ryzen 7000 시리즈 중앙 처리 장치를 공식 출시했다.[141] AMD는 또한 TSMC 5 nm 공정을 사용하는 RDNA 3 기반 그래픽 처리 장치인 Radeon 7000 시리즈를 출시했다.[142]
3. 3. 인텔
2022년 6월, 인텔은 인텔 4 공정(2021년에 명칭 변경 전 "7 nm"으로 알려짐)에 대한 몇 가지 세부 사항을 발표했다. 인텔 4 공정은 인텔이 EUV를 사용하는 첫 번째 공정이며, 인텔 7(명칭 변경 전 "10 nm" ESF(Enhanced Super Fin)로 알려짐) 대비 2배 더 높은 트랜지스터 집적도를 제공한다. 또한, 가장 미세한 5개의 상호 연결 레이어에 코발트 클래드 구리를 사용하였고, 인텔 7 대비 0.65V에서 등전력 시 21.5% 더 높은 성능, 또는 등주파수 시 40% 더 낮은 전력 소비를 특징으로 한다.[138]인텔 4를 사용한 인텔의 첫 번째 제품은 메테오르레이크로, 2022년 2분기에 가동되고 2023년에 배송될 예정이다.[138] 인텔 4는 접촉 게이트 피치가 50 nm이고 핀과 최소 금속 피치가 모두 30 nm이며 라이브러리 높이가 240 nm이다. 금속-절연체-금속 정전용량은 Intel 7에 비해 약 2배인 376fF/μm²로 증가했다.[139] 이 공정은 HPC 애플리케이션에 최적화되어 있으며 <0.65V ~ >1.3V의 전압을 지원한다. WikiChip의 인텔 4에 대한 트랜지스터 밀도 추정치는 123.4Mtr./mm²이며 Intel 7의 경우 60.5Mtr./mm²에서 2.04배이다. 그러나 고밀도 SRAM 셀은 Intel 7에 비해 0.77배(0.0312에서 0.024μm²), 고성능 셀은 0.68배(0.0441에서 0.03μm²) 감소에 그쳤다.[140]
4. 5nm 이후
'''3 nm''' (3나노미터)는 5 nm 공정 이후의 다음 노드에 대한 일반적인 용어이다. 2023년 기준으로, TSMC는 일부 고객을 위해 칩 생산을 시작했으며, 삼성전자와 인텔은 2024년에 생산 계획을 가지고 있다.[47][60][61][62]
"3.5 nm"는 "5 nm" 다음 첫 번째 노드에 대한 이름으로도 사용되었다.[63]
2018년, IMEC와 케이던스는 3nm 테스트 칩을 테이프 아웃했다.[82] 삼성도 2021년에 3nm FET를 만들기 위해 전면 게이트 기술을 사용할 계획을 발표했다.[83]
무어의 법칙을 넘어선 스케일링으로 칩을 제조하는 데 유용하거나 중요하다고 여겨지는 유망 기술로는 광 와류 레이저[84], MOSFET-BJT 듀얼 모드 트랜지스터[85], 3차원 집적 회로[86], 마이크로유체 냉각[87], PCMOS[88], 진공 채널 트랜지스터[89], 테라헤르츠파[90], 극자외선 리소그래피[91], 탄소 나노튜브 전계 효과 트랜지스터[92], 실리콘 포토닉스[93], 그래핀[94], 포스포렌[95], 유기 반도체[96], 갈륨 비소[97], 인듐 갈륨 비소[98], 나노리소그래피[99], 재구성 가능한 카오스 이론에 기초한 마이크로칩[100]이 있다.
2006년, 한국과학기술원(KAIST)과 국립 나노팹센터 연구팀은 기존 finFET 기술을 기반으로 세계 최소 나노 전자 장치인 3nm 트랜지스터를 공동 개발했다.[101][102]
2012년, 충북대학교 팀은 2nm 트랜지스터를 제작했다.[107]
참조
[1]
웹사이트
"'Better Yield on 5nm than 7nm': TSMC Update on Defect Rates for N5"
https://www.anandtec[...]
2020-08-28
[2]
웹사이트
Marvell and TSMC Collaborate to Deliver Data Infrastructure Portfolio on 5nm Technology
https://www.hpcwire.[...]
2020-08-28
[3]
웹사이트
No More Nanometers
https://www.eejourna[...]
2020-07-23
[4]
간행물
International Roadmap for Devices and Systems: 2021 Update: More Moore
https://irds.ieee.or[...]
IEEE
2022-08-07
[5]
웹사이트
TSMC's 7nm, 5nm, and 3nm "are just numbers… it doesn't matter what the number is"
https://www.pcgamesn[...]
2019-09-10
[6]
논문
A Better Way to Measure Progress in Semiconductors: It's time to throw out the old Moore's Law metric
https://spectrum.iee[...]
IEEE
2020-07-21
[7]
뉴스
Quantum Effects At 7/5nm And Beyond
https://semiengineer[...]
2018-07-15
[8]
웹사이트
IBM claims world's smallest silicon transistor - TheINQUIRER
http://www.theinquir[...]
2002-12-09
[9]
conference
Extreme scaling with ultra-thin Si channel MOSFETs
2002-12
[10]
웹사이트
NEC test-produces world's smallest transistor
http://www.thefreeli[...]
2017-12-07
[11]
conference
Sub-10-nm planar-bulk-CMOS devices using lateral junction control
2003-12
[12]
웹사이트
IMEC and Cadence Disclose 5nm Test Chip
https://semiwiki.com[...]
2023-07-04
[13]
웹사이트
The Roadmap to 5nm: Convergence of Many Solutions Needed
http://www.semi.org/[...]
[14]
웹사이트
5nm Fab Challenges
http://semiengineeri[...]
2016-01-20
[15]
웹사이트
IBM unveils world's first 5nm chip
https://arstechnica.[...]
2017-06-05
[16]
웹사이트
5 nanometer transistors inching their way into chips
https://www.ibm.com/[...]
2017-06-05
[17]
웹사이트
IBM Figures Out How to Make 5nm Chips
http://uk.pcmag.com/[...]
2017-06-05
[18]
웹사이트
Samsung Completes Development of 5nm EUV Process Technology
https://www.anandtec[...]
2019-05-31
[19]
보도자료
TSMC and OIP Ecosystem Partners Deliver Industry's First Complete Design Infrastructure for 5nm Process Technology
https://pr.tsmc.com/[...]
TSMC
2019-04-03
[20]
웹사이트
SALELE Double Patterning for 7nm and 5nm Nodes
https://www.linkedin[...]
[21]
conference
Process related yield risk mitigation with in-design pattern replacement for system ICs manufactured at advanced technology nodes
2020-03-23
[22]
웹사이트
TSMC already sampling Apple's 5 nm A14 Bionic SoCs for 2020 iPhones
https://www.notebook[...]
2019-10-22
[23]
웹사이트
TSMC Details 5 nm
https://fuse.wikichi[...]
2020-03-21
[24]
웹사이트
Application-Specific Lithography: Patterning 5nm 5.5-Track Metal by DUV
https://www.linkedin[...]
[25]
conference
5nm CMOS Production Technology Platform featuring full-fledged EUV, and High Mobility Channel FinFETs with densest 0.021µm2 SRAM cells for Mobile SoC and High Performance Computing Applications
[26]
웹사이트
Early TSMC 5nm Test Chip Yields 80%, HVM Coming in H1 2020
https://www.anandtec[...]
[27]
웹사이트
TSMC Plots an Aggressive Course for 3nm Lithography and Beyond
https://www.extremet[...]
2020-08-25
[28]
웹사이트
Apple's A14 Packs 134 Million Transistors/mm², but Falls Short of TSMC's Density Claims
https://semianalysis[...]
2020-10-27
[29]
보도자료
TSMC Expands Advanced Technology Leadership with N4P Process
https://pr.tsmc.com/[...]
2021-10-26
[30]
웹사이트
TSMC Extends Its 5nm Family With A New Enhanced-Performance N4P Node
https://fuse.wikichi[...]
2021-10-26
[31]
웹사이트
Intel 4 Deep Dive
https://semiwiki.com[...]
2022-06-13
[32]
웹사이트
A Look At Intel 4 Process Technology
https://fuse.wikichi[...]
2022-06-19
[33]
보도자료
AMD Launches Ryzen 7000 Series Desktop Processors with "Zen 4" Architecture: the Fastest Core in Gaming
https://www.amd.com/[...]
2022-08-29
[34]
웹사이트
AMD's Lisa Su confirms chiplet-based RDNA 3 GPU architecture
https://www.pcgamer.[...]
2022-08-30
[35]
웹사이트
IRDS international roadmap for devices and systems 2017 edition
https://irds.ieee.or[...]
[36]
웹사이트
Can TSMC Maintain Their Process Technology Lead
https://semiwiki.com[...]
2022-04-11
[37]
웹사이트
Samsung Foundry Update 2019
https://semiwiki.com[...]
2022-05-14
[38]
웹사이트
Samsung 5 nm and 4 nm Update
https://fuse.wikichi[...]
2019-10-19
[39]
웹사이트
5 nm lithography process
https://en.wikichip.[...]
2017-04-30
[40]
웹사이트
NVIDIA Delivers Quantum Leap in Performance, Introduces New Era of Neural Rendering With GeForce RTX 40 Series
http://nvidianews.nv[...]
2022-09-20
[41]
웹사이트
Samsung 3nm GAAFET Enters Risk Production; Discusses Next-Gen Improvements
https://fuse.wikichi[...]
2022-07-05
[42]
웹사이트
The TRUTH of TSMC 5nm
https://www.angstron[...]
[43]
웹사이트
N3E Replaces N3; Comes in Many Flavors
https://fuse.wikichi[...]
2022-09-04
[44]
웹사이트
Did We Just Witness The Death Of SRAM?
https://fuse.wikichi[...]
2022-12-04
[45]
conference
A Reliability Enhanced 5nm CMOS Technology Featuring 5th Generation FinFET with Fully-Developed EUV and High Mobility Channel for Mobile SoC and High Performance Computing Application
[46]
웹사이트
Samsung Foundry Vows to Surpass TSMC within Five Years
https://www.anandtec[...]
[47]
웹사이트
Intel's Process Roadmap to 2025: with 4nm, 3nm, 20A and 18A?!
https://www.anandtec[...]
2021-07-27
[48]
웹사이트
Intel 4 Process Node In Detail: 2x Density Scaling, 20% Improved Performance
https://www.anandtec[...]
2022-06-13
[49]
간행물
TSMC Introduces N4X Process
https://pr.tsmc.com/[...]
TSMC
2021-12-16
[50]
웹사이트
The Future Is Now (blog post)
https://www.tsmc.com[...]
2022-05-25
[51]
웹사이트
TSMC Unveils N4X Node
https://www.anandtec[...]
2022-05-25
[52]
웹사이트
TSMC Preps Cheaper 4nm N4C Process for 2025, Aiming for 8.5% Cost Reduction
https://www.anandtec[...]
2024-04-25
[53]
문서
Formerly called Intel 7nm
[54]
뉴스
Intel Core i9-13900K and i5-13600K Review: Raptor Lake Brings More Bite
https://www.anandtec[...]
2023-09-28
[55]
웹사이트
TSMC N3, and Challenges Ahead
https://fuse.wikichi[...]
2023-05-27
[56]
뉴스
The summer Intel fell behind
https://www.theverge[...]
2021-12-22
[57]
웹사이트
Intel Unveils Meteor Lake Architecture: Intel 4 Heralds the Disaggregated Future of Mobile CPUs
https://www.anandtec[...]
[58]
웹사이트
International Technology Roadmap for Semiconductors 2.0 2015 Edition Executive Report
https://www.semicond[...]
2017-12-07
[59]
웹사이트
5 nm lithography process
https://en.wikichip.[...]
2017-12-07
[60]
웹사이트
Samsung 3 nm GAAFET Node Delayed to 2024
https://www.techpowe[...]
2021-07-08
[61]
웹사이트
Samsung: Deployment of 3nm GAE Node on Track for 2022
https://www.anandtec[...]
2021-07-27
[62]
웹사이트
TSMC Update: 2nm in Development, 3nm and 4nm on Track for 2022
https://www.anandtec[...]
2021-07-27
[63]
웹사이트
15 Views from a Silicon Summit: Macro to nano perspectives of chip horizon
https://www.eetimes.[...]
2018-06-04
[64]
뉴스
End of Moore's Law: It's not just about physics
http://news.cnet.com[...]
2013-08-28
[65]
뉴스
Quantum Effects At 7/5nm And Beyond
https://semiengineer[...]
2018-07-15
[66]
웹사이트
IBM claims world's smallest silicon transistor - TheINQUIRER
http://www.theinquir[...]
2017-12-07
[67]
웹사이트
NEC test-produces world's smallest transistor
http://www.thefreeli[...]
2017-12-07
[68]
웹사이트
IMEC and Cadence Disclose 5nm Test Chip
https://www.semiwiki[...]
2015-11-25
[69]
웹사이트
The Roadmap to 5nm: Convergence of Many Solutions Needed
http://www.semi.org/[...]
2015-11-25
[70]
웹사이트
5nm Fab Challenges
http://semiengineeri[...]
2018-12-26
[71]
웹사이트
IBM Figures Out How to Make 5nm Chips
http://uk.pcmag.com/[...]
2017-06-05
[72]
웹사이트
IBM unveils world’s first 5nm chip
https://arstechnica.[...]
2017-06-05
[73]
웹사이트
Intel Outlines Process Technology Roadmap
http://www.xbitlabs.[...]
Xbit
2009-08-22
[74]
웹사이트
インテル、32nmプロセスの順調な立ち上がりをアピール
http://pc.watch.impr[...]
PC Watch
2009-08-21
[75]
웹사이트
Intel’s next-gen 7nm chips are delayed until at least 2022
https://www.theverge[...]
2020-07-23
[76]
웹사이트
Samsung 4 Nanometer
http://www.tomshardw[...]
Toms Hardware
2017-05-30
[77]
웹사이트
http://www.tsmc.com/[...]
[78]
웹사이트
TSMC: First 7nm EUV Chips Taped Out, 5nm Risk Production in Q2 2019
https://www.anandtec[...]
[79]
웹사이트
International Technology Roadmap for Semiconductors 2.0 2015 Edition Executive Report
https://www.semicond[...]
2017-12-07
[80]
웹사이트
5 nm lithography process
https://en.wikichip.[...]
2017-12-07
[81]
웹사이트
15 Views from a Silicon Summit: Macro to nano perspectives of chip horizon
https://www.eetimes.[...]
2017-01-16
[82]
웹사이트
Imec and Cadence Tape Out Industry's First 3nm Test Chip
https://www.cadence.[...]
2018-03-01
[83]
웹사이트
Samsung Plans 3nm Gate-All-Around FETs in 2021
https://www.eetimes.[...]
2018-05-23
[84]
웹사이트
More life for Moore’s Law? Vortex laser may enable more powerful computers
http://www.digitaltr[...]
2017-12-07
[85]
뉴스
Transistor Trick Beats Moore: Cheaper Chip Nodes Improved
http://www.eetimes.c[...]
2016-09-14
[86]
웹사이트
Transistors will stop shrinking in 2021, but Moore’s law will live on
https://arstechnica.[...]
2017-12-07
[87]
웹사이트
Microfluidic cooling may prevent the demise of Moore's Law
http://www.techrepub[...]
2017-12-07
[88]
웹사이트
Can probabilistic computing save Moore's law? - ExtremeTech
http://www.extremete[...]
2017-12-07
[89]
웹사이트
How the Aged Vacuum Tube Could Save Moore's Law
https://gizmodo.com/[...]
2017-12-07
[90]
웹사이트
Advanced t-rays could push computer memory into overdrive
https://www.siliconr[...]
2017-12-07
[91]
웹사이트
Can This Little-Known Chip Company Preserve Moore’s Law?
https://www.wsj.com/[...]
2017-12-07
[92]
웹사이트
Carbon Nanotube Transistors That'll Save Moore's Law Are Coming in 2020
https://gizmodo.com/[...]
2017-12-07
[93]
웹사이트
Moore's law could be saved by super-fast electronics and photonic tech - ExtremeTech
http://www.extremete[...]
2017-12-07
[94]
웹사이트
Much more Moore's Law: Wonder-stuff graphene transistor trickery
https://www.theregis[...]
2017-12-07
[95]
웹사이트
Archived copy
http://www.eetimes.c[...]
2016-10-15
[96]
웹사이트
Archived copy
http://www.eetimes.c[...]
2016-10-15
[97]
웹사이트
Archived copy
http://www.eetimes.c[...]
2016-10-15
[98]
웹사이트
Intel could prolong Moore's Law with new materials, transistors
http://www.computerw[...]
2017-12-07
[99]
웹사이트
Can Nano-Patterning Save Moore’s Law?
http://semiengineeri[...]
2017-12-07
[100]
웹사이트
Researchers think chaos theory can get us past Moore's Law
https://www.engadget[...]
2017-12-07
[101]
간행물
Still Room at the Bottom.(nanometer transistor developed by Yang-kyu Choi from the Korea Advanced Institute of Science and Technology )
http://www.highbeam.[...]
2017-12-07
[102]
간행물
Sub-5nm All-Around Gate FinFET for Ultimate Scaling
[103]
간행물
Archived copy
https://www.newscien[...]
2017-08-24
[104]
간행물
Spectroscopy of few-electron single-crystal silicon quantum dots
[105]
뉴스
Researchers Create Seven Atom Transistor, Working on Quantum Computer
http://www.dailytech[...]
2010-05-24
[106]
뉴스
Quantum leap: World's smallest transistor built with just 7 atoms
http://www.physorg.c[...]
2010-05-24
[107]
웹사이트
2-Nanometer Quantum Transistors Are the World's Smallest
https://gizmodo.com/[...]
2017-12-07
[108]
간행물
A single-atom transistor
[109]
웹사이트
Team designs world's smallest transistor
http://www.abc.net.a[...]
2013-05-28
[110]
간행물
MoS
[111]
웹사이트
Smallest. Transistor. Ever. {{!}} Berkeley Lab
http://newscenter.lb[...]
2016-10-06
[112]
URL
https://www.kit.edu/[...]
[113]
웹인용
"'Better Yield on 5nm than 7nm': TSMC Update on Defect Rates for N5"
https://www.anandtec[...]
2020-08-28
[114]
웹인용
Marvell and TSMC Collaborate to Deliver Data Infrastructure Portfolio on 5nm Technology
https://www.hpcwire.[...]
2020-08-28
[115]
인용
International Roadmap for Devices and Systems: 2021 Update: More Moore
https://irds.ieee.or[...]
IEEE
2022-08-07
[116]
웹인용
TSMC's 7nm, 5nm, and 3nm "are just numbers… it doesn't matter what the number is"
https://www.pcgamesn[...]
2020-04-20
[117]
저널 인용
A Better Way to Measure Progress in Semiconductors: It's time to throw out the old Moore's Law metric
https://spectrum.iee[...]
2021-04-20
[118]
뉴스
Quantum Effects At 7/5nm And Beyond
https://semiengineer[...]
2018-07-15
[119]
웹인용
IBM claims world's smallest silicon transistor - TheINQUIRER
http://www.theinquir[...]
2017-12-07
[120]
웹인용
NEC test-produces world's smallest transistor
http://www.thefreeli[...]
2017-12-07
[121]
웹인용
IMEC and Cadence Disclose 5nm Test Chip
https://www.semiwiki[...]
2015-11-25
[122]
웹인용
The Roadmap to 5nm: Convergence of Many Solutions Needed
http://www.semi.org/[...]
2015-11-25
[123]
웹인용
5nm Fab Challenges
http://semiengineeri[...]
2016-01-22
[124]
웹인용
IBM unveils world's first 5nm chip
https://arstechnica.[...]
2017-06-05
[125]
웹인용
5 nanometer transistors inching their way into chips
https://www.ibm.com/[...]
2021-06-09
[126]
웹인용
IBM Figures Out How to Make 5nm Chips
http://uk.pcmag.com/[...]
2017-12-07
[127]
웹인용
Samsung Completes Development of 5nm EUV Process Technology
https://www.anandtec[...]
2019-05-31
[128]
보도자료
TSMC and OIP Ecosystem Partners Deliver Industry's First Complete Design Infrastructure for 5nm Process Technology
https://pr.tsmc.com/[...]
TSMC
2019-04-03
[129]
웹인용
SALELE Double Patterning for 7nm and 5nm Nodes
https://www.linkedin[...]
2021-03-25
[130]
웹인용
TSMC already sampling Apple's 5 nm A14 Bionic SoCs for 2020 iPhones
https://www.notebook[...]
2020-01-12
[131]
웹인용
Early TSMC 5nm Test Chip Yields 80%, HVM Coming in H1 2020
https://www.anandtec[...]
2019-12-19
[132]
웹인용
TSMC Plots an Aggressive Course for 3nm Lithography and Beyond
https://www.extremet[...]
2020-09-12
[133]
웹인용
Apple's A14 Packs 134 Million Transistors/mm², but Falls Short of TSMC's Density Claims
https://semianalysis[...]
2020-10-29
[134]
웹인용
TSMC Extends Its 5nm Family With A New Enhanced-Performance N4P Node
https://fuse.wikichi[...]
2022-05-28
[135]
보도자료
TSMC Introduces N4X Process
https://pr.tsmc.com/[...]
TSMC
2021-12-16
[136]
웹인용
The Future Is Now (blog post)
https://www.tsmc.com[...]
2022-05-25
[137]
웹인용
TSMC Unveils N4X Node
https://www.anandtec[...]
2022-05-25
[138]
웹인용
Intel 4 Process Node In Detail: 2x Density Scaling, 20% Improved Performance
https://www.anandtec[...]
2022-06-13
[139]
웹인용
Intel 4 Deep Dive
https://semiwiki.com[...]
[140]
웹인용
A Look At Intel 4 Process Technology
https://fuse.wikichi[...]
[141]
웹인용
AMD Launches Ryzen 7000 Series Desktop Processors with “Zen 4” Architecture: the Fastest Core in Gaming
https://www.amd.com/[...]
2023-03-31
[142]
웹인용
AMD's Lisa Su confirms chiplet-based RDNA 3 GPU architecture
https://www.pcgamer.[...]
2022-09-20
[143]
웹인용
Intel's Process Roadmap to 2025: with 4nm, 3nm, 20A and 18A?!
https://www.anandtec[...]
2021-07-27
[144]
웹인용
Samsung 3 nm GAAFET Node Delayed to 2024
https://www.techpowe[...]
2021-07-08
[145]
웹인용
Samsung: Deployment of 3nm GAE Node on Track for 2022
https://www.anandtec[...]
2021-07-27
[146]
웹인용
TSMC Update: 2nm in Development, 3nm and 4nm on Track for 2022
https://www.anandtec[...]
2021-07-27
[147]
웹인용
15 Views from a Silicon Summit: Macro to nano perspectives of chip horizon
https://www.eetimes.[...]
2018-06-04
본 사이트는 AI가 위키백과와 뉴스 기사,정부 간행물,학술 논문등을 바탕으로 정보를 가공하여 제공하는 백과사전형 서비스입니다.
모든 문서는 AI에 의해 자동 생성되며, CC BY-SA 4.0 라이선스에 따라 이용할 수 있습니다.
하지만, 위키백과나 뉴스 기사 자체에 오류, 부정확한 정보, 또는 가짜 뉴스가 포함될 수 있으며, AI는 이러한 내용을 완벽하게 걸러내지 못할 수 있습니다.
따라서 제공되는 정보에 일부 오류나 편향이 있을 수 있으므로, 중요한 정보는 반드시 다른 출처를 통해 교차 검증하시기 바랍니다.
문의하기 : help@durumis.com